| Bahasa : |
|
| Masyarakat ensiklopedia |Ensiklopedia Jawaban |Kirim pertanyaan |Pengetahuan kosakata |Upload pengetahuan |
Avalon: Arsitektur komputer bus |
|
Bus spesifikasi Avalon Avalon bus adalah bus struktur yang relatif sederhana, terutama untuk prosesor on-chip dan periferal yang terhubung untuk membentuk sistem programmable chip tunggal (SOPC). Ini menggambarkan hubungan master-slave antara komponen port koneksi, dan hubungan waktu antara komponen-komponen komunikasi. Tujuan desain utama Avalon bus adalah: ● kesederhanaan - untuk memberikan mudah dipelajari, mudah untuk memahami kesepakatan ● bus logika optimasi penggunaan sumber daya - mengurangi perangkat programmable logic (PLD) di unit logis (LE) diduduki ● operasi Synchronous - dengan cara ini dapat lebih baik mengintegrasikan logika Chip kustom dengan pengguna, menghindari masalah analisis waktu kompleks Avalon bus memiliki berbagai mode transmisi, untuk memenuhi persyaratan dari peripheral yang berbeda. Avalon mode transmisi dasar adalah peripheral bus utama dan satu byte, setengah-kata atau kata (8, 16 atau 32) ditransfer dari antara perangkat. Ketika setelah transfer selesai, terlepas dari apakah baru atau dalam proses transmisi antara perangkat yang sama, Avalon bus siklus clock berikutnya selalu dapat mulai mentransfer lain segera. Avalon bus juga mendukung beberapa mode transmisi canggih dan fitur, seperti dukungan yang diperlukan untuk menunda pengoperasian peripheral, operasi dukungan streaming yang membutuhkan dukungan banyak peripheral dan perangkat bus master akses bersamaan. Avalon bus mendukung beberapa bus peripheral utama, memungkinkan transaksi bus tunggal antara transmisi perifer beberapa unit data. Ini arsitektur multi-master untuk membangun sistem SOPC menyediakan fleksibilitas yang besar dan dapat beradaptasi dengan perangkat-bandwidth tinggi. Sebagai contoh, sebuah perangkat master dapat menjadi akses memori langsung (DMA) transfer tanpa intervensi prosesor untuk mentransfer data dari perangkat ke memori.Avalon interaksi perifer antara master dan slave dibangun pada teknologi dari pelabuhan arbitrase: Ketika beberapa peripheral menguasai secara bersamaan mengakses persyaratan yang sama dari port, port dari mana putusan arbitrase untuk mendapatkan master akses perifer. Memiliki dua berikut keuntungan arbitrase dari port: ● Rincian arbitrase dirumuskan di dalam bus Avalon. Dengan demikian, dari perifer ke antarmuka utama adalah sama, terlepas dari jumlah dari peripheral bus utama. Setiap antarmuka bus perifer utama untuk tidak ada hubungannya dengan apakah ada bus perifer utama lainnya ● Beberapa peripheral guru tidak mengakses port yang sama pada siklus bus yang sama dari, Anda dapat sekaligus menjalankan beberapa transfer bus Lingkungan bus SOPC Avalon dirancang, oleh PLD logika interkoneksi unit logika internal. Avalon bus memiliki fitur dasar sebagai berikut: ● Semua peripheral antarmuka dengan Avalon bus sinkronisasi jam, ada mekanisme jabat tangan / respon yang kompleks. Ini menyederhanakan perilaku waktu bus Avalon, dan mudah integrasi periferal kecepatan tinggi. Avalon bus dan kinerja seluruh sistem menggunakan teknik sinkron analisis waktu standar untuk menilai ● Semua sinyal tinggi atau rendah yang efektif, mudah untuk sinyal transmisi kecepatan tinggi di bus. Di Avalon bus, pemilih data (bukan buffer tiga-state) yang menentukan sinyal didorong peripheral. Oleh karena itu, bahkan ketika tidak dipilih peripheral tidak perlu diatur ke output impedansi tinggi ● Dalam rangka memfasilitasi desain alamat perifer, data dan sinyal kontrol menggunakan terpisah, port berdedikasi. Peripherals tidak perlu mengidentifikasi bus alamat dan data periode siklus bus, tidak perlu output ketika tidak dipilih tidak valid. Alamat yang terpisah, data dan kontrol saluran juga menyederhanakan koneksi dengan logika kustom on-chip pengguna Avalon bus juga mencakup banyak fitur lainnya, dan setuju untuk mendukung SOPC Builder otomatis menghasilkan sistem perangkat lunak, bus dan peripheral, termasuk: ● sampai 4GB ruang alamat - memori dan peripheral dapat di mana saja pada gambar untuk 32-bit address space ● Built-in address decoding - Avalon bus secara otomatis menghasilkan semua chip perifer pilih sinyal, sangat menyederhanakan pekerjaan desain didasarkan pada peripheral bus Avalon ● arsitektur bus multi-master - bus Avalon dapat berisi lebih dari satu master peripheral, dan secara otomatis menghasilkan logika arbitrase ● Wizard membantu pengguna untuk mengkonfigurasi sistem - SOPC Builder menyediakan wizard konfigurasi bus grafis membantu pengguna (menambah periferal, menentukan hubungan master / slave, menentukan peta alamat, dll). Struktur bus Avalon akan dihasilkan secara otomatis berdasarkan parameter input pengguna dalam wizard ● Alamat keselarasan dinamis - kedua belah pihak yang terlibat dalam transmisi jika lebar bus inkonsistensi, Avalon bus secara otomatis menangani rincian transfer data, membuat berbeda lebar data bus perifer dapat dengan mudah terhubung. Kategori :[Tomb Raider] |
| Pemakai Ulasan |
|
Belum ada komentar |
